MENU SEARCH INDEX DETAIL JAPANESE LEGAL STATUS

- - -

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-096992

(43)Date of publication of application: 08.04.1994

(51)Int.Cl.

H01G 4/12 H01F 17/00 H01G 1/147 H05K 3/46

(21)Application number: 05-174395

(71)Applicant: MURATA MFG CO LTD

(72)Inventor: SAKAI NORIO

KUBOTA KENJI KAWABATA SHOICHI

(30)Priority

(22)Date of filing:

Priority number: 04199795 Priority date: 27.07.1992 Priority country: JP


14.07.1993

(54) MULTILAYER ELECTRONIC COMPONENT, PRODUCTION METHOD THEREOF, AND CHARACTERISTICS MEASURING METHOD THEREFOR

(57)Abstract:

PURPOSE: To make fine the arranging pitch without requiring any special step for providing an external

CONSTITUTION: In a mother laminate 14 where a plurality of insulating sheets are laminated through conductive films 23, 24, via holes 19 filled with conductive material 18 are provided at positions being separated through cutting. The conductive material 18 provides an external electrode 12 for individual multilayer electronic component 10 obtained through cutting of the mother laminate 14. This constitution allows efficient measurement of characteristics of individual multilayer electronic components under the state of mother laminate without requiring any special step for forming the external electrode 12.



(19)日本国特許庁(JP) (12) 公開特許公報(A) (11)特許出願公開番号

特開平6-96992

(43)公開日 平成6年(1994)4月8日

(51)lnt.Cl.5	識別記号	庁内整理番号	FI			技術表示	下簡折
H 0 1 G 4/12	3 6 4						
H 0 1 F 17/00	D	71295E					
H 0 1 G 1/147	A	9174-5E					
H 0 5 K 3/46	N	6921-4E					
# H 0 1 G 13/00	391 B	9174-5E					
			3	客查請求	未請求	請求項の数14(全 気	9 頁)
(21) 出願番号	特願平5-174395		(71)出願人	00000623	1		
(,,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,				株式会社	村田製作	作所	
(22)出願日	平成5年(1993)7月14日			京都府長	阅京市:	天神二丁目26番10号	
			(72)発明者	酒井 雜	夫		
(31)優先権主張番号 特願平4-199795				京都府長岡京市天神二丁目26番10号 株式			
(32)優先日	平 4 (1992) 7 月27日	3		会社村田	製作所	芍	
(33)優先極主張国	日本(JP)		(72)発明者	窪田 港	<u> </u>		
				京都府長	岡京市:	天神二丁目26番10号	株式
				会社村田	製作所	勺	
			(72)発明者	川端 章	ļ		
				京都府長	岡京市:	天神二丁目26番10号	株式
				会社村田	製作所	Ą	
			(74)代理人	弁理士	深見 :	久郎 (外2名)	
			(74)代型人	会社村田	製作所	有	


(54) 【発明の名称】 積層電子部品、その製造方法およびその特性測定方法

(57) 【要約】

【目的】 外部電極の配置ピッチを細かくできる積層電 子部品を提供する。

【構成】 導電膜23,24を介在させた状態で複数の 絶縁性シートが積陥されてなるマザー積層体14におい て、切断によって分断される位置に導電材18が充填さ れたビアホール19を設ける。この導電材18は、マザ 一積層体14を切断して得られた個々の積層電子部品1 0の外部電模12となる。

【効果】 外部電極12の形成のための特別な工程が不 要で、マザー積層体の状態で、個々の積層電子部品の特 性測定を能率的に行なうことができる。



【特許請求の範囲】

【請求項.1】 内部回路要素を介在させた状態で複数の 絶縁性シートが積層されてなるものであって、相対向す る第1および第2の主面とこれら主面間を連結する側面 を備える積層体、ならびに前記内部回路要素に環気的に 接続されかつ前記積層体の外表面に形成された外部電極 を備え。

前記外部電極は、前記絶縁性シートに設けられかつ導電 材が付与されたビアホールの少なくとも側部を前記絶縁 性シートの切断によって露出させることによって形成さ れたものである、積層電子部島。

【請求項2】 前記導電材は、前記ビアホール内に充填 される、請求項1に記載の積層電子部品。

【請求項3】 前記導電材は、前記ピアホールの内周面 上に層状に形成される、請求項1に記載の積層電子部

【請求項4】 前記積層体は、前記主面と平行に延びる 境界面によって前記第1の主面側の第1の半部および前 記第2の主面側の第2の半部に反分され、前記外部電極 は、前記第1の半部においてのみ露出する、請求項1な いし3のいずれかに記載の報盤都子部品。

【請求項5】 前記積層体の第2の主面上に形成される 第2の電子部品をさらに備える、請求項4に記載の積層

電子部品。 【請求項6】 前記積層体の側面には、前記第1の半部 と前記第2の半部との境界面の位置に対応して吸差が形 かされる。 請求項4または5に記載の積層電子報品。

【簡求項7】 前記第2の電子部品を授うように前記積 層体に装着されるケースをさらに備える、請求項5に記 載の積層電子部品。

【請求項8】 前記外部電極は、前記積層体の前記側面 および前記第1の主面において露出する、請求項4ない し7のいずれかに記載の積層電子部品。

【請求項9】 前記外部電極は、前記積層体の前記側面 においてのみ露出する、請求項4ないし7のいずれかに 記載の積層電子部品。

【請求項10】 所定の即解線に沿って切断することに よって複数の関係世子部はが得られるものであって、前 送別期候によって区面される各域に偽々の前が損傷或 子部品のための内部回路要素を分布させるように、これ ら内部回路要素を介在させた状態で複数のマザー総縁性 シートが概層されてなり、かつ前記の新田路要素に電気 的に接続される専電材が付与されたピアホールが前記切 断像に沿っち切断によって即断而に課出する位置に設けら れた、マザー機構体を準備し、前記マザー積層体を前記 切断線に沿って即断する。

各ステップを備える、積層電子部品の製造方法。

【結求項11】 前記マザー積層体を切断するステップ は、前記ピアホールを切断面に露出させるように前記マ ザー積層体に溝を形成するステップと、前記構が形成さ れた前記マザー積層体を前記構の位置において分割する ステップとを備える、請求項10に記載の積層電子部品 の製造方法。

【請求項12】 前記マザー絶縁性シートはセラミック グリーンシートであり、前記マザー積層体を焼成するス テップをさらに備える、請求項10または11に記載の 積層電子部品の製造方法。

【情楽項13】 所定の切断線に沿って切断することに よって複数の関係電子部造品等られるものであって、 近別解像によって医菌されるを観吹き回々の前辺解電 子部島のための内部回路要素を分布させるように、これ ら内部回路要素を分布させるように、これ らり地回路要素を分布させなり、から いたしたなり、から間の治的部の要求が 的に接続される電電材が付与されたピアホールが前記切 新線に沿っ切断によって切断面に露出する位置に設けら れた、マザー便程をを増れ

前記切断線に沿って前記マザー積層体に溝を形成し、それによって少なくとも前記ピアホールを前記溝の内側面に載出させ、

前記博の内側面に露出する状態となった前記ピアホール を外部電極として個々の積層電子部品の特性を測定す エ

各ステップを備える、積層電子部品の特性測定方法。

【請水項 1 4】 所定の切断絡に沿って切断することに よって複数の積層電子部品が得られるものであって、前 窓切断線によって区画される各領域に個水の前窓積層電 子部品のための内部回路要素を分布させるように、これ ら内部回路要素を介在させた水館で複数のマザー総サー シートが開業されてなり、かつ前記内部回路要素に罷気 的に接続される事電材が付与されたピアホールが前記切 防線におう切断によって切断能に腐出する位限に設けら れた、マザー程度なを備え

前記マザー積層体には、前記切断線に沿って溝が形成され、それによって少なくとも前記ピアホールが前記溝の 内側面に露出された、積層電子部品の集合体。

【発明の詳細な説明】 【0001】

【産業上の利用分野】この発明は、内部回路要素を内部 に配置した積層電子部品、その製造方法およびその特性 制定方法に関するもので、特に、積層電子部品における 外部電極の形成機械の改良に関するものである。

[0002]

【従来の技術】たとえば、頻陽コンデンサ、頻陽インゲ クタ、多層回路基板、多層複合電子部品で代表される積 層電子部品は、端電膜および少または抵抗膜のような内 部回路要素を介在させた状態で複数の絶縁性シートが積 層されてなる積層体を備える。絶縁性シートとしては、 典型的には、セラミックシートが用いられる。

【0003】図15は、従来の積層電子部品1の外観を 示す斜視図である。積層電子部品1は、内部回路要素 (図示せず)を介在させた火能で複数の危熱性シートが 相関されてなる種原体2を備える。積階体2のたとえば 4つの相面には、それぞれ、外部電極3が形成される。 これら外部電極3は、積層体2の内部に位置する内部回 器要表と電気的に接続される。外部電極3は、適当な金 級ペーストを、銀像体2の今側の物度の箇所にサラ ることにより形成されるが、このとき、積層体2の上下 面にも、必然的に、外部電極3の一部が周囲に延びるようになる。

【0004】図16は、従来の他の形式の積層電子部品 4の外観を示す斜視図である。この精層電子部品4も、 内部回路要素(図示せず)を介在させた状態で複数の絶 緑性シートが精層されてなる精層体5を備える。精層体 5のたとえば4つの側面には、内部回路要素に電気的に 接続された外部電極6が形成される。これ6外部電極6 は、図16において想像線で示すように、スルーホール 7を分割することによって与えられる。すなわち、所定 の切断線に沿って切断することにより複数の積層電子部 品4が得られるように用意されたマザー積層体におい て、スルーホール?を形成し、その内周面上に外部電極 6となる導電膜を形成した後、このマザー積層体が、ス ルーホール7を分割するように切断される。このような 積層電子部品4にあっても、外部電極6となるべき導電 膜の形成方法に起因して、外部電極6の一部は、積層体 5の上下面にまで周方向に延びる。

【0005】これら積層電子部島1および4は、チップ 状の形態で、外部電極3および6を介して適宜の回路基 板上に表面実装される。

[0006]

【発明が解決しようとする限期】しかしながら、上述した精層電子部品1および4のいずれにおいても、外部電 係3および6は、税層体2および5の上下能にまで延び るように形成される。そのため、このような積層電子部 品1および4の上下面あるいは上下いずれかの面に、別 の部品を実装して複合化を関ろうとする場合、このよう な別の部品の配置可像な面積が納めされる。

【0007】また、外部電報シおよび6の、積解化2お よび5の上下面にまで延びる部分は、外部電報3および 6の配配ビッチを細かくすることを前げる。また、外部 電権3および6のこのような上下面に延びる部分は、一 定の寸法および形状とするが比較的用数であるので、 このことも、外部電極3および6の配限ビッチを細かく することを妨げる。

[0008] また、特に図16に示した機磨電子部品4の場合、スルーホールアは、ドリルによっておけられるが、そのときの雑材10、3mmよりかさくすることが困難であるため、このことも、また、外部電極6の配置ビッチに制約を与える。また、スルーホールアを形成するためのドリルの寿命が比較的短く、それによって、コストの増大を捌いている。

[0009]また、図15に不した積層電子結晶10場 会、積層体204つの側面にそれぞれ外部電極3を形成 するため、少なくとも、金属ペーストの付きを、4つの 側面のそれぞれについて別々に行なう必要がある。その 結果、外部電極3の形成のための工程数が多くなってし まち

【0010】また、機関電子商品1および4は、少なくとも出荷する前に、その特性を測定しなければならない。しかしたがら、機関電子商品1および4は、いずれも、原則として、チップの状態としてからでないと、特性を測定することができない。すなわち、図15に示した機関電子協品1では、外部電機3を形成した後、特性の測定が可能となる。また、図16に大し機関電路4路4の場所では、個々の積層電子部品4の物でも、マザー機関係の環路では、個々の積層電子部品4の物でサビッサー機関体を明斯した後に、初めて特性の製造が可能となる。

【0011】それゆえに、この発明の目的は、外部電極 の配置ビッチを細かくできる積層電子部品およびその製 造方法を提供しようとすることである。

【0012】この発明の他の目的は、複数の積層電子部 品の特性測定を能率的に行なうことができる特性測定方 法を提供しようとすることである。

[0013]

【興難を解決するための手限】この処則による関係電子 部品は、内部回路要素を介在させた状態で複数の絶縁性 シートが頻繁されてなる頻解体、および内部回路要素に 電気炉に接続されかつ積解体の外表面に形成された外部の 環盤を電え、外部電池、影響性シートに設けった外部 環報が付与されたピアホールの少なくども側部を絶縁 性シートの切断によって報出させることによって形成さ れたものであることを特徴としている。

【0014】この場所による積層電子能品の製造力法は、所定の到海線に沿って切断することにって複数の 環際電子部品が終し沿るものであって、到断線によって 区両される各種線に個々の頻優電子部品のための内部回 筋要素を介布させるように、これらり新回路要素を介在 させた状態で複数のマザー総維性シートが積層されてなり、かつり部回路要素に電気的に接続される構成材が付 かられたビアホールが知線解とよう関係によって対象 を対している。 電出する位置に設けられた、マザー観解体を準備する ステップとを構えている。

【0015】この条則による積蓄電子部品の特性測定方 法は、所定の切断線に沿って切断することはよって複数 の機量位子部品か得られるものであって、切断線によっ て区面される各領域に個々の積層電子部品のための内部 回路要求を分布させるように、これら内部回路要求を介 在させた状態で複数のマザー絶縁性かっが頻響されて なり、かつ内部回路要素に電気的に接続される事業材が なり、かつ内部回路要素に電気的に接続される事業材が 付与されたビアホールが別所像に沿う切削所はよって切断 面に緩附する位置に設けられた、マザー税解体を準備す るステップと、切断線に沿ってマザー税解体に落き形成 し、それによって少なくとセビアホールを裸の内側面に 露出ささるステップと、液の内側面に窓出する状態とな ったビアホールを外部電極として個々の相隔電子部品の 特性を創定するステップとを優えている。

【0016】上途した特性測定方法において与えられた 梢房電子部品の形態、すなわち、溝が形成されたマザー 積層体からなる積層電子部品の集合体は、そのまま、出 着時の形態とすることもできる。

[0017]

【発明の作用および効果】この発明に係る機関電子部品 によれば、準電材が付与されたビアホールの少なくとも 傾端を棄出せることにより外部電極が与えられる。こ の場合、ビアホールは、ドリルを用いることなく、パン レングにより小さい怪のものを容易に設けることができ るので、外部電極の配置ビッチを細かくすることができ る。また、ドリルを使用する必要がないため、ドリルの 寿命に起因するコストの偉大を握けることができる。

[0018]また、ピアホールによる外部電極は、積層 体の少なくとも一方の主面にまで周方向に延びるような 形成態線を必要としないので、この積層体の少なくとも 一方の主面を、複合化のための他の部品の実装而として 広く利用することができる。そのため、都品実装の高密 度化を図ることができる。

[0019]また、外部電板が、ピアホールに付きされ た事電材によってりみられるので、特に、ピアホール 満たすように専題材を充填すれば、その機厚に相当する 寸松を比較的大きくとることができる。したがって、積 関電子組品を回路を板に平田付けるとき、半田が の問題を低減できる。また、外部電板となる専電材は、 ピアホールの一部がに埋め込まれているため、半田付け の鞭を表めることができる。

[0020]次に、この発明に係る積層電子等品の製造 方法によれば、外部電極となるべき専電材が付与された ピアホールが・ザー積層体的に既に設けられており、こ のマザー積層体を切断することによって、導電材が露出 して外部電極となるので、外部電極を設けるための特別 な工程が不要となる。

【0021】さらに、この発明に係る積減電子部品の特 積層電子部品が、電気的に正いに独立した状態で、マザ 一積層体として機械的に一体化されたまま、個々の積衡 電子部品の特性を測定することができる。したがって、 機械的に独立した積層電子部品を取り扱う必要がなく、 たとえばスタリーニングすることにより、能率的に多数 の開電電子総品の特性を製定することができる。という。

【0022】また、上述した特性測定を実施するための 形態である、溝が形成されたマザー積層体からなる積層 電子磁島の集合体を、そのまま、出荷物のが態とすれば、 情要者側において、マザー積層体を構に沿って分割 するだけで、そこから値々の積解電子商品を収出すこと ができる。この場合、値々の積解電子商品をは、その特性 例定を際に終えておくことができるので、問題なく実装 に供することができるとともに、積層電子商品の集合体 は、億々の積縮電子部品がほらばらの状態にある場合に 比べて、その梱包および取扱いが容易である点に注目す べきである。

[0023]

【実施例】図 14、この差別の一実施例による掲載電子 部品 1 0 の外観を示す斜限図である。 租赁電子部品 1 0 は、図示したチップ状の形態で適宜の回路基板上に実装 されるが、図1では、このような回路基板側に向けられ る面を上方に向けた状態で、租赁電子部品 1 0 が図示さ れている。

【0024】 稍屬電子部品10は、内部回路要素(図示

せず)を介在させた状態で複数の絶縁性シートが積層されてなる頻解体11を高之る。積層体11のたとえば4の側面のを生には、積層体11の大変に振出する外部電極12は、回示しないが、内部回路要乗に電気的に接続されている。【0025】と近したようなが電極12は、以下に述べる製造方法の説明から明らかになるように、絶縁体シートに設けられかつ薄板材が充填されたビアホールの少女とも側部を経験性シートの時所によって報用させることによって形成されたものである。また、積層体11のたとえば4つの側面の各々には、換差13が形成されているが、このような換差13が形成されているが、このような換差13が形成されているが、このような換差13が形成されているが、このような換差13が形成されているが、このような換差13が形成されを重しも、以

下の敷造力掛め窓別から別りかいたな。
[0026] 上地によりた内臓管子部品 10を得るため、図2に示すようなマザー機関体 14 が用意される。
マザー機関体 14 は、所たの切断線 15 (一点機線) に かつて切断することにより電数の間接電子部品 10を与 えるものであって、切断線 15 によって区間される各領 軟に盤々の積層電子部品 10のための対策回路医素を介 をは、20 に、たれら中部回路医素を介 在させた状態で建設のマザー総縁性シート 16 まよだり アが関係されてなるものである。このマザー機解は 1 には、図示しかい対策回路医素と配気的に接続される導 電が 18 が充填されたビアホール 19 が、切断線 15 に 治り別所によって分断される位置に設けられている。図 1 に示した外部機能 12 は、これらビアホール 19 内の 郷離材 18 によって4年 5 れる

【0027】上述のようなマザー積層体14を得るため、たとえば、以下のような工程が実施される。なお、この実施例では、マザー絶縁性シート16および17は、セラミックシートか6構成される。

【0028】まず、ドクターブレード法などにより、シート成形を行ない、マザー絶縁性シート16および17

となるべきセラミックグリーンシートを得る。これらセ ラミックグリーンシートの特定のものには、シートを厚 み方向に貫通する電気的導通を可能とするため、ビアホ ールがパンチング等により形成される。このとき、図2 において比較的上部に位置するマザー絶縁性シート16 となるべきセラミックグリーンシートには、ビアホール 19がさらに形成される。次に、セラミックグリーンシ ートの特定のものの上には、内部回路要素となるべき導 電膜および/または抵抗膜が印刷される。このとき、既 に形成されたビアホール内に、薄黴材が充填される。図 示したピアホール19には、導電材18が充填される。 導電膜の印刷を、図2に示したマザー絶縁性シート16 の下面側から行なえば、マザー絶縁性シート16の上面 側において、導電材18がピアホール19の周縁部に導 電ランドを形成することを防止できる。なお、このよう な導電ランドが形成されても、この発明の範囲内に入る ことを指摘しておく。

【0029】次に、上述したようなマザー純緑性シート 163まだり17が結み蛋ねられ、プレスもれる。これに よって、マザー関係は14が終られる。このマザー 程層 体14において、複数のマザー絶縁性シート16の各々 に設けられたビアホール19は、厚み方向に整列し、し たがって、各ビアホール19内に充近されば準据材18 は、直例に連なった状態となっている。

【0030】次に、図3に示すように、マザー頻繁体1 4には、少なくともピアホール19がたとえば分断され るように、切断験15 (図2) に沿って博20がたとえ ばダインングツーによって形成される。この據20の形 成によって、溝20の内側面にピアホール19内の障礙材18 が分断され、溝20によって囲まれた個々の模様電子部 品10となるべき部分は、五いに他のものに対して電気 的に独立した状態となる。また、好ましくは、溝20の 底面とそれに対向するマサー機解体14の下面とに、そ れぞれ、スリット21および22が成けられる。スリット21および22は、いずれか一方が省路されでもよ

[0031] なお、図3において、内部回路要素となる べき幾つかの導電酸23および24が図示されている。 また、導電膜23が導電材18に電気的に接続されてい る状態も図示されている。

[0032] 次に、マザー総縁性 シート16および17を構成するセラミックを焼結させ るため、焼成される。その後、必要に応じて、マザー構 解体14の表面に、毒電膜および/または抵抗最が形成 され、また、オーゲーコートが範され、また、ソルダー レジストが付をわれる。また、必要に応じて、外部電極 3となるべき増電材18や他の脊電線にめっきが施される。

【0033】以上の工程を終えたとき、マザー積層体1

4に含まれる複数の積層電子部品10は、互いに他のものに対して電気的に独立しているので、構20によって分析されたピアホール19の各部分に存在する基電材1 8を外部電極として、個々の積層電子部品10の特性を 測定することができる。

[0034] このように、特性が制度された後、良品 対断された精繁電子部品10上には、必要に応じて、 合化のための他の電子部品が実装される。ここまで述べ た工程が、マザー積層体14の状態で能率的に行なわれ ることができる。なお、積層電子部品10の出荷をこの 良能で行なってもよい。

[0035]次に、機械がに独立した複数の積層電子部 品10を得るため、マザー観算化14法、切断線15 (図2) すなわも様20 (図3) に沿って完全た切断さ れる。この切断は、チョコレートを得るように、マザー 積層体14を20に沿って割ることによって容易に達 成される。前途したスリット21および22は、このよ うな分割をより容易にする。

【0036】このようにして、図1に示した刺尿電子部 品1の3帯合わた。以上述った思明からわかること、 段差13は、前述した溝20の形成の結果もたらされた ものである。また、積層計11を、原差13の位置に対 広する場界部によって上半端上下半端とになりたと き、外部電極12は、上半部においてのみ鑑出してい ま

【0037】次に、積層電子部品10は、必要に応じて、ケーシングされる。このケーシングは、積層電子部品10の図1による下面に蛇の部品が実装されたとき、これを覆うものである。このケーシングの詳細は、図13および図14を参順して後途する。

【0038】以上、この発明を図1ないし図3に図示した実施例に関連して説明したが、この発明の範囲内において、その他幾つかの変形例が可能である。

【0039】たとえば、図1では、外部電極12が、積 層体11の側面だけでなく、図1による上面にを銀出す るように形成されたが、図4に示した積層電子形品10 aのように、外部電極12aが積層体11の側面にのみ 露出するように形成されてもよい。なお、図4において、図1に示した更素に相当する要素には同様の参照符 号を付し、重複する認明は容銘する。

【0040】図 (に示した関係電子部品10aにれた は、機解作11の図による下面だけでなく、上面をも、 外部電極12aに干がされることなく、複合化のための 他の部あの実装面として近く利用することができる。こ の積層電子部品10aを得るためには、図2に示したマ デー機解体14の製造段階において、マザー税解体14 の最上部に位置する何枚かのマザー絶縁性シートに外部 電極形成用のビアホール19が設けられないものを用い がばよい。

【0041】上述した積層電子部品10aは、図5に示

すように、回路基板31上に関かれたとき、回路基板3 1と外部租租12aとの間でギャンプが形成される。こ のような状態で、回路基板31上に積層電子部品10a を実装する場合、回路基板31上の導電ランド(図示せ ず)と外部電極12aとを電気的に接続するため、単田 フィレット32が有別に用いたれる。

【0042】また、図6に示すように、積層電子部品1 0aにおいて、外部電極12aに対して金属からなる端 子部材33を取付けてもよい。

【0043】なお、図1に示した修様の外部職種12と 図4に示した修様の外部職権12aとを、1個の積層電子部品に混在させてもよい。

【0044】また、図1ないし図3に示した実施例において、外部電極12を与えるためのピアホール19は、 断面が円形とされたが、四角が砂心の形状に変更され しまった。大きな、外部電極を、より広い画積で提出させ るようにするため、1つの外部電極を、勝面の一部が互 いに重なり合った複数のピアホールのより積長のピアホ ールによって与えるようにしてもよい。

【0045】また、構20やスリット21、22の形成、マザー構築体14の極較後に行なってもよい。また、焼成後の刺媒体14の物電機/抵抗販の形成またはかった。特性側定等の億率を考慮しないならば、切断線15に高う切断を焼成的に行ない、機械的に分離された。 15に高う切断を焼成的に行ない、機械的に分離されたまた、焼成後において、構20を形成する段階を経ることなく、一線に切断まりに高う切断を行なってもよい。また、焼成後において、構20を形成する段階を経ることなく、一線に関係18に、増電板の印刷と同時に付与されることなく、別の工程で、ビアホール19内に全域ペーストを元填するようにしてもよい。この場合、日1ないし図3に示した実施例では、複数のマザー経縁性シート16が積み重ねられた状態で、直列する複数のビアホール19内に一挙に導種は18を光質することも対象である。

【0047】また、絶縁性シートは、セラミックシート に限らず、他の材料からなる絶縁性シートに置き換えら れてもよい。

【0048】また、図7に示した積層電子部品10bのように、外部電極12bが、ビアホール19(図2および図3)の内周面上に層状に形成された導電材をもってり入るれてもよい。この場合、外部電極12bは、その外表面に凹節を形成する。

[0049]また、この発明は、複数の外部電極のすべ てがピアホールに基づいて形成された稍層電子隔島に限 らず、外部電極の幾つかが他の方法によって形成された 稍層電子部島にも適用することができる。

【0050】たとえば、図8に示した積層電子部品10 cのように、幾つかの外部電極12をピアホールに基づ 5形成しながら、他の外部電極、たとえばシールド電極 25を別の方法で形成してもよい。このシールド電極2 5は、たとえば、図3に示すように溝20を形成すると を、シールド電極25が形成されるべき面を内側面とす る構20を生す形成した後、この溝20所は金銭ペースト トを充負するように注入し、最終的に、金銭ペーストに、 ホって与えられた準電材が分断されるように、溝20を 再びカットすることにより形成される。このシールド電 極25は、図示しないが、積熔体11のアース側の内部 回路専業上保険的に接続されることが多い。

【0051】上述したシールド電機25は、もちろん、 ピアホールに基づき形成されてもよい。この場合、ピア ホールとしては、シールド電機25の延びな方向に長手 のスロット状のものが形成される。また、シールド電機 25は、個々の独立した機層電子部品10°を得てから 形成されてもよい。

【0052】図9に示すように、シールド電極25a は、それらによるシールド性能を高めるため、段差13 の下方にまで延びるように形成されてもよい。このよう なシールド電極25aは、たとえば吹のような方法で形 成することができる。

【0053】(a) シールド電極25a全体を、ビア ホールに基づき形成する。

(b) シールド電極25 a のうち、 限差13を境とする下半部のみをピアホールに基づき形成し、 上半部は、 図3に示した港20に金属ペーストを充填することによって形成する。

【0054】(c) 上半部を、溝20内に金属ベーストを充填することにより形成し、個々の独立した積層電子部品10aを得てから、下半部を形成する。

【0055】(d) 上半部をピアホールに基づき形成 し、個々の独立した積層電子部品10dを得てから、下 半部を形成する。

【0056】(e) シールド電極25a全体を、個々の独立した積層電子部品10dを得てから形成する。

びが立した出頭電子men 10 g を でしかったのかりる。 【 0 0 5 7 1 走送したシールで電程 2 5 g の形成方法の うち、(a) または(b) の方法を採用した場合、図る に示した滞 2 0 を形成した皮跡では、複数 砂間電子部 品 1 0 dは、シールド電機 2 5 a を 介して取いに電気的 に接続された状態であり、複数の積層電子部品 1 0 dが 完全に電気的に独立した状態とはなっていない。しかし がら、このようなシールド電程 2 5 a は、中性測定に 際してアース電程として共通に用いられるものである場 会、前途したようなマザー報解体 1 4 の状態での個々の 個層電子部品 1 0 d の特性測定には支障をきたさない。 【 0 0 5 8 】 図りに示した褶り離石・部品 1 0 d で、シー

10000分割のようにもいるでは、10000分割のようにより、 いた電機を2000分割の大きの環境が狭められることがある。この不断合を问避するためには、図10に示した積層を3分割のように、シールド電極25bを、積層体110回による下面にまで届かないように形成すればよい。 【0059】図5次いし図10に示したシールド電極2 5、25 a および25 b のそれぞれの形成態様に関し て、シールド電極の上半部は、積層体11の単に1つの 側面上に形成されてもよい。シールド電極の下半部は、積層体11の3つの側面 または4つの側面上に形成されてもよい。また、図8で は、シールド電極の上半部に相当するシールド電極25 のみが形成されたが、シールド電極の下半部に相当する シールド電極の水形板されてもよい。また

【0060】さらに、図11に示す積屑電子部品10f のように、シールド電極25cが、積層体11の1つの 側面の幅方向の一部のみを覆うように形成されてもよ い。

【0061】上述した各実施例では、1つのビアホール 19分分所されることにより、2つの積層電子部品10 の各々のための分離環報日2が派された。しかしなが 6、図3に示した溝20の幅が、ビアホール19の径の 相当の部分を占める場合には、図12に示すように、1 例のビアホール19 aにより1個の外部電極をよる うたしてもより、図12において、接20が形成される 前のビアホール19 aの一部が二点頻線で示されてい エ

○。 [0062]図13には、ケース41によってケーシン グされた積層電子部品42が前面図で示されている。 [0063]積層差が語42に備える頻繁体43に は、段部44が形成され、この発部44の下方には、外部電極45が形成される。また、積層体43の図による上面には、この積層電子部品42を複合化するためのいくつかの電子部と46が表彰されている。ケース41は、金風からなる。ケース41は、積層体43の側面に適合するように、段部47を形成していて、外部電極45にたと支ば半冊付けされる。

【0064】図14には、ケース41aによってケーシングされた他の積磨電子部品42aが示されている。なお、図14において、図13に示した要素に相当する要素には、同様の参照符号を付し、重複する説明は省略する。

【9065】図 1 4 では、標常電子系品 4.2 a に備える 報席体 4.3 には、段部 4 4 だけでなく、もう1 つの段部 4 8 3 市成 4 2 が 1 2 の段部 4 8 で 4 3 の段部 4 8 が 4 3 で 4 3 の段部 4 9 が 1 3 で 4 3 は、段部44と同様の方法により形成されることができる。すなわち、図3に示したマザー積層体14の段階で、溝20に対応する位置に下方から同様の溝を形成しておけばよい。

【図面の簡単な説明】

【図1】この発明の一実施例による積層電子部品10の 外観を示す斜視図である。

【図2】図1に示した積層電子部品10を得るために準 備されるマザー積層体14を示す斜視図である。

【図3】図2に示したマザー積層体14に、特性測定を 可能とする溝20が形成された状態を示す拡大斜視図で ***

【図4】この発明の他の実施例による積層電子部品10 aの外観を示す斜視図である。

【図5】図4に示した積層電子部品10aを回路基板3 1上に実装した状態を示す断面図である。

【図6】図4に示した積層電子部品10aに端子部材3 3を取付けた状態を示す概面図である

3を取付けた状態を示す断面図である。 【図7】この発明のさらに他の実施例による積層電子部

品10bの外観を示す斜視図である。 【図8】この発明のさらに他の実施例による積層電子部 品10cの外観を示す斜視図である。

【図9】この発明のさらに他の実施例による積層電子部 品10dの外観を示す斜視図である。

品10 dの外数を示す対視感である。 【図10】この発明のさらに他の実施例による積層電子 部品10 e の外観を示す斜視図である。

【図11】この発明のさらに他の実施例による積層電子

部品10 f の外観を示す斜視図である。 【図12】この発明のさらに他の実施例を説明するため

のマザー積層体14の一部を示す平面図である。 【図13】この発明のさらに他の実施例によるケーシン

【図 1 4】この発明のさらに他の実施例によるケーシングされた積層電子部品 4 2 を示す断面図である。 【図 1 4】この発明のさらに他の実施例によるケーシン

グされた積層電子部品 4 2 a を示す断面図である。 【図 1 5】 従来の積層電子部品 1 の外観を示す斜視図で

【図16】従来の他の形式の積層電子部品4の外観を示す斜視図である。

【符号の説明】

10, 10a, 10b, 10c, 10d, 10e, 10

f, 42, 42a 積層電子部品 11, 43 積層体

12, 12a, 12b, 45 外部電極 13, 44, 47, 48, 49 殿部

14 マザー積層体

15 切断線 16,17 マザー絶縁性シート

18 遊館材

19, 19a ピアホール

20 徽

